电脑主板PCB设计HT BUS走线规则
来源:
作者:华仔
浏览:554
时间:2016-08-10 14:18
标签:
摘要:
HT总线走线规则 序号信号名称描述1HT_RX_CADn[15:0]/CADp[15:0] HT_TX_CADn[15:0]/CADp[15:0] HT_RX/TX_CLKn/p[1:0] HT_RX/TX_CTLn/p[1:0]若用作 16 位 HT 总线,每个通道(HT0 和HT1)的这些信号分为两个 Group(TX、RX),若用作 8 位 HT 总线,信号分为四个group(TX0\TX
HT总线走线规则 序号信号名称描述1HT_RX_CADn[15:0]/CADp[15:0] HT_TX_CADn[15:0]/CADp[15:0] HT_RX/TX_CLKn/p[1:0] HT_RX/TX_CTLn/p[1:0]若用作 16 位 HT 总线,每个通道(HT0 和HT1)的这些信号分为两个 Group(TX、RX),若用作 8 位 HT 总线,信号分为四个group(TX0\TX1、RX0\RX1)2每对差分线等长误差<20mil (尽量不要绕线),同一个 Group 内非成对差分线等长误差<50mil3在 breakout 区 Space : Height ≥ 1:14在 breakout 区外: 若走线长度小于 5”, Space : Height ≥ 3:1 若走线长度小于 8”, Space : Height ≥ 4:1 若走线长度大于 8”, Space : Height ≥ 5:15差分阻抗 100 Ω ± 10%6Group 间长度差 <1500mils7同一个 Group 的信号必须走在同一 layer8所有信号都参考 GND,且不能跨分割9差分信号最多只能有两个过孔10信号走线总长度大于 1”,小于 12”11LDT_STOPn LDT_PG (Hi/Lo_POWEROK) LDT_RSTn (Hi/Lo_RSTn)在 breakout 区外,Space:Height ≥ 3:112走线长度小于 12”13走线不允许跨电源层分割 HT Signals Routing Guidelines: CAD*/CLK*/CTL*Connection Topology: N/APhysical Rule(unit : mil)DifferentialimpedanceWidth / SpacingIsolated Spacing(Pair-to-pair) minLayer 1, 12100Ω ± 10% Layer 3, 4.9.10100Ω ± 10% ElectricalRule(unit : inch)Total trace lengthIntra-pairlength matchBreakoutLayer 1, 12> 1"""" <12""""< 20 mil0.5"maxLayer 3, 4,9,10--