本规范描述了实现自适应差分脉冲编码调制 (ADPCM) 编码和解码的 Bt8110 和 Bt8110B 多通道 ADPCM 处理器 CMOS 集成电路。固定速率编码算法包括 ANSI 标准 T1.303-1989 中规定的算法。这些算法与 ITU-T 建议 G.726 和 G.727 中的算法相同。

这些电路还实现了 ANSI 标准 T1.310-1991 和 ITU-T 建议 G.727 中规定的可变速率或嵌入代码。单个 ADPCM 处理器集成电路可以提供 24 或 32 个全双工通道的 ADPCM 处理（编码和解码）。在某些应用中，两个电路可以组合起来提供 48 或 64 个全双工通道。提供了 A-law 和 μ-law PCM 翻译。

集成电路提供诸如串行和并行输入和输出以及硬件和微处理器控制模式之类的接口选项。在每个通道的基础上，在任何给定配置中都可以使用多达 14 种独立的 ADPCM 算法。

Bt8110 需要外部查找表 ROM。 Bt8110B有内部查表ROM，也可以使用外部查表ROM。在直接成帧器接口模式下，Bt8110 中的透明通道将以 56 kbit/s 的速度运行； Bt8110B 以 64 kbit/s 的速度运行。 Bt8110B 增加了硬件控制、直接成帧器接口模式。