1 背景
移动通信产品正转向第三代移动通信(3G)系统，它提供了更多的带宽(每秒l～2 Mbit)，可以和尤线网络上传送更多的数据。这不仅要求更快的数字信号处理时间，还要求更快的存储器响应时间。业内已经设计了许多方案，如堆叠封装(PiP)中的堆叠模具和堆叠(PoP)之类的堆叠模块。图1[3]表明了对堆叠产品非常积极的增长预测结果。本文只考察了PoP组装。已知良好的模块所带来的优势可以超过增加的封装成本。图2[1]和图3[2]是PoP模块实例。还可以在电路板封装级或模块组装级完成堆叠。我们将重点介绍电路板级组装。封装第二个元件时导致许多新增成本，但其优势要超过成本。两个元件可以封装在一起，单独进行测试，大大增强贴装良品率。

2 模块
模块由底部非常薄的封装中的数字信号处理器和项部存储器封装组成。其外观尺寸符合JEDEC JC-11设计指导标准。人们所知道的第一个应用是在日本组装的数码相机中实现的。随着移动通信进入3G时代，现在已经有多家移动电话制造商实现了这种模块。图4和图5说明了移动电话使用的第一个PoP模块。德仪与Amkor、诺基亚和三星开发了一款采用可堆叠封装的新型OMAP2430[4]多媒体应用处理器。图4是其项部图，图5是顶部封装和底部封装的横截面。许多其它存储器厂商目前也正在提供类似的产品。


3 组装
典型的组装线由一部丝网印刷机、一台或多台贴装机和回流焊炉组成。电路板将印上锡膏，元件第一层将贴装在电路板上。然后将从托架或条带中拾取顶部CSP元件，浸入助焊剂或锡膏，贴装在底部CSP上。然后将对电路板进行回流焊。某些公司可能会选择在第二遍中贴装顶部元件，其它公司可能会选择购买堆叠模块，但不是主流。大多数公司希望避免在温度更高的无铅剖面上进行二次回流焊。
4 挑战
成功地组装堆叠模块面临着多个挑战。
4．1 精度
在堆叠元件中，贴装精度更加关键，以允许元件和贴装工艺容限。共晶焊接在连接盘上允许50％的凸起，如图6所示。无铅焊接不像共晶焊接那样允许特别大的自我校正。这两个因素使连接盘目标上的凸起达到75%～90%。


顶部元件上典型的300 μm凸起直径在6 σ时要求30～75 μm的贴装精度。PoP发展道路图显示表明在不久的将来，凸起直径将达到200 μm。
多个子系统影响着机器的整体精度。最重要的是定位系统：线性电动机的强健性要高于丝杆或皮带驱动装置，传动杆两侧上的精细规模编码器(1μm)和电动机也要更好一些。运动控制参数驱动着传动杆，同时也决定着稳定频带和稳定化时间。必须针对精度与速度优化这些参数。您还会看到在不降低速度情况下非常精确的系统。有许多其它要素有助于补偿这些间题，我们将在后面的“吞吐量”一节中展开讨论。视觉子系统拥有多个元件，如相机分辨率、处理速度和贴装算法。最后，必须针对高度和同心度变化能力及可重复性，优化贴装头和轴组件。图7是高精度贴装头实例。业内已经改进了轴，降低所有旋转中的同心度，改善贴装能力。专用适配器则在使用期间改善了贴装可重复性。


4．2 助焊
在正常情况下，顶部CSP会浸入助焊剂。大多数12 mm2以下的元件已经采用这种工艺。多年来，这种工艺一直用于倒装芯片组装。CSP的焊球要大得多，因此必需改变助焊器，适应更人的浸入表而和更大的助焊剂槽，这样操作人员不必每次位移填料一次以上。助剂器的设计最初是旋转式的，但环球仪器公司多年前设计出一种线性助剂器，改善了助焊剂厚度的可重复性和浸入表面。许多厂商已经设计了类似的系统，但整体上要更小一些。其实例如图8所示。


许多人担心CSP越大超过（12 mm），表现出的变形会越多，因为非常薄的分压与封在模制塑料中的大型模具相结合，会有不同的热膨胀系数(CTE)。例如，如果顶部CSP向上翘，那么在底部CSP的顶部与顶部CSP焊接凸起之间会有一定的距离。锡膏要比助焊剂厚，有助于减轻这个问题。某些厂家首选使用锡膏，在组装过程中实现更多的工作余量。Senju提出了一个新的公式，表明了位于标准锡膏和助焊剂之间的某种粘性。使用锡膏还产生了其它的助焊器硬件问题：助焊剂一般作为助焊器槽和浸入板之间的润滑剂使用，而锡膏则具有填料颗粒，不能作为金属表面之间的润滑剂使用。相反，这种材料会凝结在一起，导致助焊剂厚度不均匀，产生破坏。业内已经进一步改进了浸入板，保证锡膏不会离开浸入板，同时对助焊剂槽和浸入板脊顶部表面进行特殊处理。这可以抑制材料，修复金属之间的磨损。


4．3 送料
CSP可以送入条带和卷带或JEDEC托架中。首选使用前者，但后者要更加流行。许多机器上都有托架送料器，但必须考虑吞吐量和补料方便性。侧面送料的托架使得部件更接近贴装区，补料盒则简化了补料及堆叠／反堆叠操作。图9是Devprotek研制的此类送料器实例。
4．4 吞吐量
绝大部分应用将用于移动电话市场中，因此组装吞吐量是一个关键因素，最好找到能够与生产线操作应答时间保持一致的解决方案，想象一下，您需要仰视相机，浸入助焊剂或锡膏，察看电路板或底部CSP上的基准，这些因素无疑会降低贴装机速度。
基于上面的原因及多得多的基准，倒装芯片的组装速度一般会非常慢，某些公司能够移植大型贴装机上最重要的选项（相机，助焊器，算法），以保持积极的吞吐量。
相对重要的部分领域包括：
（1）运动控制参数；
（2）贴装头上轴的数量；
（3）助焊器尺寸；
（4）能够并行浸入多个元件；
（5）图像采集时间；
(6)托架送料能力。
精度和吞吐量之间有许多矛盾，但能够同时捡拾、浸入和贴装多个元件是主要优势。上面列明的项目3和项目4可以参见图10，在这种情况下，带有4个轴的贴装头可以同时浸入所有部件。这家公司还提供了带有7个轴的贴装头，其工作方式相同，但精度略有下降。


4．5 测试工具
图11所示为环球仪器公司设计和制造的测试电路板及测试CSP’s，优化了材料和工艺参数，如助焊剂或锡膏类型、厚度、焊接合金成分、贴装压力等等。这些部件还将用来测量相对于电路板上或部件上的基准，多个堆叠的贴装精度。



5 小结
回顾了采用现有的倒装芯片电子组装设备和技术的、潜在的大批量堆叠（PoP）组装方法。许多材料问题和工艺参数还有待最终确定，业内已经设计和制造了带有配套部件的测试电路板。我们将在多个实验中使用这些部件，并在另一篇文章中介绍测试结果。