Altera公司今天发布业界第一款单片FPGA高清晰(HD)互联网协议(IP)监视摄像机参考设计，进一步为监视市场提供扩展FPGA解决方案。这一独特的解决方案采用了Altera低成本Cyclone III或者Cyclone IV FPGA以及Eyelytics和Apical的知识产权，支持AltaSens的1080p60 A3372E3-4T和Aptina的720p60 MT9M033 HD宽动态范围(WDR) CMOS图像传感器。与使用传统数字信号处理器和ASSP的现有体系结构相比，这一全集成解决方案帮助监视设备生产商减小电路板面积，降低功耗，提高了灵活性，缩短了开发时间。

传统的数字信号处理器和ASSP不具备处理1080p和720p WDR CMOS传感器宽带数据的能力(例如，全HD光栅为2200x1125像素x 16 + 每像素比特数 x 60帧每秒，得到大于2 Gbps的带宽)。Altera Cyclone系列 FPGA具有所需的带宽和处理能力，能够处理当今HD WDR CMOS图像传感器产生的大量数据。在以前的设计中，HD WDR摄像机系统要求FPGA完成“前端”数据处理，而数字信号处理器或者ASSP处理“后端”视频编码。现在，所有这些芯片都能够被一片Altera FPGA所替代。

Altera HD监视IP摄像机参考设计的功能包括：
• Apical ISP同类最佳的WDR处理“iridix”以及高级时域和空间噪声抑制功能。
• Apical“棋盘去马赛克”内核，用于Altasens A3372E3-4T WDR模式。
• "3A"功能，例如，在Altera Nios II嵌入式软核处理器上实现的自动曝光和自动白平衡功能。
• Eyelytics的H.264视频编码器，具有主要类720线逐行每秒30帧，或者1080线逐行每秒15帧编码能力。
• Altera的三速以太网MAC知识产权内核。

由于不需要数字信号处理器或者ASSP，将所有这些功能集成到一片Altera FPGA中，设计人员减小了电路板面积，从而降低了成本，节省了功耗。Altera单芯片解决方案的功耗比以前的设计降低了50％以上。

在这一参考设计中捆绑了全套的知识产权，帮助设计人员迅速启动摄像机开发，开发时间缩短了近一年。所有摄像机设计人员需要做的工作是采用自己的特定功能来定制FPGA，例如，加入自己的软件实现运动探测，全景、俯仰和放大控制等。

关于Altera单芯片HD IP摄像机参考设计的详细信息，。