S2C Stratix IV TAI LM是S2C的第四代SoC/ASIC原型验证硬件平台,能够在单板上安装两颗或者一颗Altera Stratix-4 820E/530E FPGA来满足设计规模从5.3M到16.4MASIC门的验证需要.和S2C的前一代TAI LM相比,新的S4 TAI LM增强了功耗管理,噪声屏蔽,板级扇热机制使得系统级原型验证能够获得比以前更高的性能和稳定性.

 
             图释一: S2C Stratix IV TAI LM硬件正/背面结构图解
S2C Stratix IV TAI LM 有以下几大特点：

1 可扩展的超大规模逻辑容量
单块S2C Stratix IV TAI LM最多可以支持到16.4M的ASIC门,66M的FPGA内部存储器容量.并且板上每块FPGA还配有标准的SO-DIMM200 DDR2专用插槽或者SO-DIMM204 DDR3专用插槽以支持用户进行外部海量存储器的访问需要。S2C Stratix IV TAI LM还可以通过多块单板上下堆叠的方式进一并进行逻辑容量的扩展,以满足日益增长的SoC和ASIC的设计规模的原型验证需要.

2 高性能以及稳定性
S2C Stratix IV TAI LM在日本的领先PCB设计厂商Japan Circuit做过严格的高速PCB仿真,以确保Stratix IV TAI LM支持高速的板级应用需要。在板级噪声屏蔽方面, Stratix IV TAI LM做了专门的电源和信号的隔离.通过板上的智能电源管理模块可以动态的调整FPGA的电流和电压的安全门限以确保Stratix IV TAI LM始终工作在稳定的状态下.通过运行S2C的TAI Player软件,用户还可以方便的对Stratix IV TAI LM进行全面的自检测,以了TAI LM的硬件状态是否正常.

3 强大而灵活的I/O设置
S2C Stratix IV TAI LM上每一颗FPGA有416根专用I/O,两颗FPGA之间有454根共享连线,可以满足原型验证系统外接多个外设,以及内部FPGA之间分割的需要.TAI LM上同一个连接器到FPGA的I/O管脚的布线都做过等长优化,以保证外接外设性能的一致性.TAI LM上每个专用IO连接器的供电电压可以独立的调整成1.2V,1.8V,2.5V,3.0V以方便使用者接不同I/O标准的外设到原型验证平台.

4 先进的时钟管理
S2C Stratix IV TAI LM提供了两个OSC时钟输入,3对SMB差分时钟输入,3个可编程时钟输入(1 ~ 195MHz),12根内部时钟反馈线以满足各种不同的SoC和ASIC设计的时钟使用需要. 通过运行S2C的TAI Player软件, 用户还可以方便的设置3个可编程时钟的输出频率.

S2C还提供了一系列软硬件工具,IP的支持,以及服务来帮助用户来应对原型验证中遇到的挑战

1 TAI Player Pro软件
S2C的TAI Player Pro软件能够帮助用户从RTL代码到Stratix IV TAI LM FPGA原型验证平台上实现SoC设计的原型搭建和调试.为了简化在FPGA上搭建原型验证平台，TAI Player Pro集合了4种不同的功能，包括：设计编译，FPGA实时运行控制，ILA调试和通过SCE-MI链接到ESL模块.

2 多种现成外设模块（子板）的选择
S2C为TAI逻辑模块提供了大量现成子板，进一步加速和简化了搭建系统原型的过程。也可以根据客户需要设计和搭建定制的模块.

3 通过USB接口进行自测
Stratix IV TAI LM FPGA原型验证平台与TAI Player运行控制软件一起通过USB 2.0接口对FPGA原型验证模块进行自测试。如果硬件有所损坏，只要几分钟，就可以找出那些潜在的IO管脚，FPGA之间互连和时钟管脚的错误.

4 TAI IP库
为了配合此工具，S2C与那些全球领先的IP供应商合作，根据客户的要求创建了一些列的IP参考设计。

5 早期FPGA原型验证的可用性
可以在指定的交货时间内提供可用的原型样机，不会让工程因等待FPGA原型样机而延迟.

6 最少的无法工作的时间
若FPGA原型样机硬件出现问题，S2C可以在很短的时间给客户调配代替的FPGA板。客户不需要浪费大量时间去寻找硬件问题并进行修复.