采用52引脚（7mmx8mm）QFN封装，其AC性能包括71dBSNR和90dB无寄生动态范围（SFDR）。0.15psRMS的超低抖动实现了IF频率的欠采样和卓越的噪声性能。

　　DC规格包括整个温度范围内的±0.3LSBINL（典型值）、±0.1LSBDNL（典型值）和无漏失码。转换噪声很低，仅为0.3LSBRMS。

　　数字输出为串行LVDS，旨在最大限度地减少数据线的数目。每个通道一次输出两个位（“双线道”模式）或一个位（“单线道”模式）。LVDS驱动器具有可任选的内部终端和可调输出电平，以确保干净的信号完整性。

　　可以利用一个正弦波、PECL、LVDS、TTL或CMOS输入对ENC+和ENC?输入进行差分或单端驱动。一个内部时钟占空比稳定器在全速和多种时钟占空比条件下实现了高性能。

特点：

4通道同步采样ADC
71dBSNR
90dBSFDR
低功率：306mW/198mW/160mW(总值)
77mW/50mW/40mW(每通道)
单1.8V电源
串行LVDS输出：每通道1位或2位
可选输入范围：1VP-P至2VP-P
800MHz满功率带宽采样及保持
停机和打盹模式
用于配置的串行SPI端口
引脚兼容的14位和12位器件版本

引脚排列图：